Diagramma temporale digitale – Wikipedia

[ad_1]

Da Wikipedia, l’enciclopedia libera

Diagramma che mostra gli eventi nel tempo

UN diagramma temporale digitale rappresenta un insieme di segnali nel dominio del tempo.(1) Un diagramma temporale può contenere molte righe, solitamente una di queste è l’orologio. È uno strumento comunemente utilizzato nell’elettronica digitale, nel debugging dell’hardware e nelle comunicazioni digitali. Oltre a fornire una descrizione generale delle relazioni temporali, il diagramma temporale digitale può aiutare a trovare e diagnosticare la logica digitale pericoli.

La maggior parte dei diagrammi temporali utilizzano le seguenti convenzioni:

  • Il valore più alto è logico
  • Il valore inferiore è uno zero logico
  • Uno slot che mostra un massimo e un minimo è un aut-aut (come su una linea dati)
  • AZ indica alta impedenza
  • Uno slot in grigio è a non mi interessa o indeterminato.

Esempio: temporizzazione del bus SPI

(modificare)

Un diagramma temporale per il Bus di interfaccia periferica seriale

L’esempio del diagramma temporale a destra descrive il Bus di interfaccia periferica seriale (SPI).. La maggior parte dei nodi master SPI può impostare la polarità dell’orologio (CPOL) e la fase dell’orologio (CPHA) rispetto ai dati. Questo diagramma temporale mostra l’orologio per entrambi i valori di CPOL e i valori per le due linee dati (MISO e MOSI) per ciascun valore di CPHA. Si noti che quando CPHA=1, i dati vengono ritardati di mezzo ciclo di clock.

SPI opera nel seguente modo:

  • Il master determina un valore CPOL e CPHA appropriato
  • Il maestro tira giù il selezione dello schiavo (SS) linea per uno specifico chip slave
  • Il master sincronizza SCK a una frequenza specifica
  • Durante ciascuno degli otto cicli di clock, il trasferimento avviene duplex completo:
    • Il master scrive sulla linea MOSI e legge la linea MISO
    • Lo slave scrive sulla linea MISO e legge la linea MOSI
  • Una volta terminato il master può continuare con un altro byte trasferisci o tira SS alto per terminare il trasferimento

Quando la linea SS di uno slave è alta, sia la linea MISO che quella MOSI dovrebbero avere un’alta impedenza per evitare di interrompere un trasferimento a uno slave diverso. Prima che SS venga abbassato, le linee MISO e MOSI sono indicate con una “z” per alta impedenza. Inoltre, prima che la SS venga abbassata, la riga “ciclo #” non ha significato e viene visualizzata in grigio.

Si noti che per CPHA=1, le linee MISO e MOSI non sono definite fino a dopo il primo fronte del clock e vengono visualizzate in grigio anche prima.

Un diagramma temporale più tipico ha un solo orologio e numerose linee dati.

Per disegnare diagrammi temporali è possibile utilizzare il seguente software di diagrammi:


[ad_2]

Source link

Rispondi

Torna in alto